VPC-32, casse-tête avec les interruptions

Lors de ma dernière chronique j'écrivais que le code pour la lecture du clavier PS/2 devrait-être terminé dans la journée. Et bien c'est toujours plus long que je le crois au départ. Cette fois ci j'ai eu un sacré casse-tête à résoudre. Mon code vidéo seul fonctionnait bien, mon code clavier seul fonctionnait bien et j'ai ajouter une interruption pour le coretimer qui elle aussi fonctionnait bien seul. Mais lorsque l'interruption du TIMER 2 (vidéo) était active ni le clavier ni le coretimer ne fonctionnait correctement. Malgré une lecture et relecture de la documentation et des recherches dans l'internet je ne voyais toujours pas la solution.

Les registres de l'ombre.

Beau titre non? Ça fait roman d'espionnage. En fait je veux parler des Shadow register set. Le problème avec les micro processeurs qui possèdent un grand nombre de registres est que lors d'une interruption il faut sauvegarder de nombreux registres avant de pouvoir exécuter le code de la routine d'interruption ce qui augmente ce qu'on appelle en anglais interrupt latency. C'est à dire le temps entre le moment où une interruption est déclenchée et le moment ou le code de service de l'interruption est exécuté. Pour régler ce problème les concepteurs de ce type de micro processeur ont eu l'idée d'ajouter un second ensemble (ou plusieurs) de la general registers file de sorte que lorsqu'une interruption se produit le code de service de l'interruption utilise le second ensemble plutôt que l'ensemble des registres utilisé par le code normal. Du coup plus besoin de sauvegarder sur la pile et de restaurer à la fin de l'ISR.

Dans le cas du PIC32MX150F128B il n'y a qu'un seul ensemble de registres secondaire et c'est cette ensemble qu'on appelle Shadow register set. Cette ensemble n'est utilisé que pour les interruptions de priorité 7. Donc dans mon code puisque l'ISR du générateur vidéo NTSC doit avoir la priorité la plus élevé, je l'ai mis au niveaus 7 avec utilisation du Shadow register set. La déclaration est la suivante

void __ISR(_TIMER_2_VECTOR,IPL7SRS) tmr2_isr(void)

IPL7SRS indique au compilateur que cette interruption a le niveau de priorité 7 et utilise le Shadow Register Set (SRS). Il y a 2 autres options SOFT et AUTO. IPLxSOFT signifie que l'ensemble de registre normal est utilisé. IPLxAUTO signifie que le compilateur décide s'il peut utiliser le SRS sinon l'ensemble normal sera utilisé.

Il était évident que le problème que j'avais était causé par l'interruption vidéo, cependant n'ayant pas de débugger en circuit je n'arrivais pas à traquer le bug. Finalement il me vient à l'idée de modifier le code comme ceci pour voir.

void __ISR(_TIMER_2_VECTOR,IPL7AUTO) tmr2_isr(void)

Bingo bug réglé! Pourquoi la première version ne fonctionnait pas? Je n'ai pas eu le temps de fouiller ça mais je suis soulager qu'enfin ça fonctionne.

Beaucoup d'overhead

Pour vous donner une idée du surplus de code généré par le compilateur lorsqu'on choisi l'option IPLxSOFT voici les codes 'C' et assembleur de la première version de l'ISR du coretimer.

void __ISR(_CORE_TIMER_VECTOR, IPL1SOFT) CoreTimerHandler(void){ sys_tick++; CoreTimerUpdate(CORE_TICK_RATE); mCTClearIntFlag(); };

Le résultat en assembleur, ahoy! de toutes ces instructions seulement 8 résultent de la compilation du code écris en 'C', le reste c'est de l'overhead.

93: //déclaration du gestionnaire d'interruption 94: void __ISR(_CORE_TIMER_VECTOR, IPL1SOFT) CoreTimerHandler(void){ 9D001B40 415DE800 RDPGPR SP, SP 9D001B44 401A7000 MFC0 K0, EPC 9D001B48 401B6000 MFC0 K1, Status 9D001B4C 27BDFF90 ADDIU SP, SP, -112 9D001B50 AFBA006C SW K0, 108(SP) 9D001B54 401A6002 MFC0 K0, SRSCtl 9D001B58 AFBB0068 SW K1, 104(SP) 9D001B5C AFBA0064 SW K0, 100(SP) 9D001B60 7C1B7844 INS K1, ZERO, 1, 15 9D001B64 377B0400 ORI K1, K1, 1024 9D001B68 409B6000 MTC0 K1, Status 9D001B6C AFBF0054 SW RA, 84(SP) 9D001B70 AFB90050 SW T9, 80(SP) 9D001B74 AFB8004C SW T8, 76(SP) 9D001B78 AFAF0048 SW T7, 72(SP) 9D001B7C AFAE0044 SW T6, 68(SP) 9D001B80 AFAD0040 SW T5, 64(SP) 9D001B84 AFAC003C SW T4, 60(SP) 9D001B88 AFAB0038 SW T3, 56(SP) 9D001B8C AFAA0034 SW T2, 52(SP) 9D001B90 AFA90030 SW T1, 48(SP) 9D001B94 AFA8002C SW T0, 44(SP) 9D001B98 AFA70028 SW A3, 40(SP) 9D001B9C AFA60024 SW A2, 36(SP) 9D001BA0 AFA50020 SW A1, 32(SP) 9D001BA4 AFA4001C SW A0, 28(SP) 9D001BA8 AFA30018 SW V1, 24(SP) 9D001BAC AFA20014 SW V0, 20(SP) 9D001BB0 AFA10010 SW AT, 16(SP) 9D001BB4 00001012 MFLO V0, 0 9D001BB8 AFA2005C SW V0, 92(SP) 9D001BBC 00001810 MFHI V1, 0 9D001BC0 AFA30058 SW V1, 88(SP) 95: sys_tick++; 9D001BC4 8F82802C LW V0, -32724(GP) 9D001BC8 24420001 ADDIU V0, V0, 1 9D001BCC AF82802C SW V0, -32724(GP) 100: UpdateCoreTimer(CORE_TICK_RATE); 9D001BD0 0F4009CF JAL UpdateCoreTimer 9D001BD4 2404493E ADDIU A0, ZERO, 18750 101: mCTClearIntFlag(); 9D001BD8 24030001 ADDIU V1, ZERO, 1 9D001BDC 3C02BF88 LUI V0, -16504 9D001BE0 AC431034 SW V1, 4148(V0) 102: }; 9D001BE4 8FA2005C LW V0, 92(SP) 9D001BE8 00400013 MTLO V0, 0 9D001BEC 8FA30058 LW V1, 88(SP) 9D001BF0 00600011 MTHI V1, 0 9D001BF4 8FBF0054 LW RA, 84(SP) 9D001BF8 8FB90050 LW T9, 80(SP) 9D001BFC 8FB8004C LW T8, 76(SP) 9D001C00 8FAF0048 LW T7, 72(SP) 9D001C04 8FAE0044 LW T6, 68(SP) 9D001C08 8FAD0040 LW T5, 64(SP) 9D001C0C 8FAC003C LW T4, 60(SP) 9D001C10 8FAB0038 LW T3, 56(SP) 9D001C14 8FAA0034 LW T2, 52(SP) 9D001C18 8FA90030 LW T1, 48(SP) 9D001C1C 8FA8002C LW T0, 44(SP) 9D001C20 8FA70028 LW A3, 40(SP) 9D001C24 8FA60024 LW A2, 36(SP) 9D001C28 8FA50020 LW A1, 32(SP) 9D001C2C 8FA4001C LW A0, 28(SP) 9D001C30 8FA30018 LW V1, 24(SP) 9D001C34 8FA20014 LW V0, 20(SP) 9D001C38 8FA10010 LW AT, 16(SP) 9D001C3C 41606000 DI ZERO 9D001C40 000000C0 EHB 9D001C44 8FBA006C LW K0, 108(SP) 9D001C48 8FBB0068 LW K1, 104(SP) 9D001C4C 409A7000 MTC0 K0, EPC 9D001C50 8FBA0064 LW K0, 100(SP) 9D001C54 27BD0070 ADDIU SP, SP, 112 9D001C58 409A6002 MTC0 K0, SRSCtl 9D001C5C 41DDE800 WRPGPR SP, SP 9D001C60 409B6000 MTC0 K1, Status 9D001C64 42000018 ERET

La documentation explique que lorsqu'une ISR appelle une sous-routine, UpdateCoreTimer() dans ce cas ci, le compilateur n'a pas d'autre choix que de sauvegarder l'ensemble complet des registres généraux sur la pile. Donc pour réduire l'overhead de cette ISR je n'avais d'autre choix que d'éliminer l'appel à UpdateCoreTimer(). J'ai donc modifié le code pour ceci:

//déclaration du gestionnaire d'interruption void __ISR(_CORE_TIMER_VECTOR, IPL1SOFT) CoreTimerHandler(void){ sys_tick++; __asm__("addiu $v0, $zero, 0"); __asm__("mtc0 $v0, $9"); __asm__("addiu $v0,$zero,%0"::"I"(CORE_TICK_RATE)); __asm__("mtc0 $v0, $11"); mCTClearIntFlag(); };

Ce qui en assembleur améliore le choses mais ce n'est quand même pas gratuit.

93: //déclaration du gestionnaire d'interruption 94: void __ISR(_CORE_TIMER_VECTOR, IPL1SOFT) CoreTimerHandler(void){ 9D001B40 415DE800 RDPGPR SP, SP 9D001B44 401A7000 MFC0 K0, EPC 9D001B48 401B6000 MFC0 K1, Status 9D001B4C 27BDFFE8 ADDIU SP, SP, -24 9D001B50 AFBA0014 SW K0, 20(SP) 9D001B54 401A6002 MFC0 K0, SRSCtl 9D001B58 AFBB0010 SW K1, 16(SP) 9D001B5C AFBA000C SW K0, 12(SP) 9D001B60 7C1B7844 INS K1, ZERO, 1, 15 9D001B64 377B0400 ORI K1, K1, 1024 9D001B68 409B6000 MTC0 K1, Status 9D001B6C AFA30004 SW V1, 4(SP) 9D001B70 AFA20000 SW V0, 0(SP) 95: sys_tick++; 9D001B74 8F82802C LW V0, -32724(GP) 9D001B78 24420001 ADDIU V0, V0, 1 9D001B7C AF82802C SW V0, -32724(GP) 96: __asm__("addiu $v0, $zero, 0"); 9D001B80 24020000 ADDIU V0, ZERO, 0 97: __asm__("mtc0 $v0, $9"); 9D001B84 40824800 MTC0 V0, Count 98: __asm__("addiu $v0,$zero,%0"::"I"(CORE_TICK_RATE)); 9D001B88 2402493E ADDIU V0, ZERO, 18750 99: __asm__("mtc0 $v0, $11"); 9D001B8C 40825800 MTC0 V0, Compare 100: mCTClearIntFlag(); 9D001B90 24030001 ADDIU V1, ZERO, 1 9D001B94 3C02BF88 LUI V0, -16504 9D001B98 AC431034 SW V1, 4148(V0) 101: }; 9D001B9C 8FA30004 LW V1, 4(SP) 9D001BA0 8FA20000 LW V0, 0(SP) 9D001BA4 41606000 DI ZERO 9D001BA8 000000C0 EHB 9D001BAC 8FBA0014 LW K0, 20(SP) 9D001BB0 8FBB0010 LW K1, 16(SP) 9D001BB4 409A7000 MTC0 K0, EPC 9D001BB8 8FBA000C LW K0, 12(SP) 9D001BBC 27BD0018 ADDIU SP, SP, 24 9D001BC0 409A6002 MTC0 K0, SRSCtl 9D001BC4 41DDE800 WRPGPR SP, SP 9D001BC8 409B6000 MTC0 K1, Status 9D001BCC 42000018 ERET

En passant l'ajout de l'interruption pour le coretimer ajoute un faible bruit de fond au signal vidéo. J'ai donc ajouter dans le fichier HardwareProfile.h la ligne #define USE_CORE_TIMER. En mettant en commentaire cette ligne dans le fichier ça supprime l'interruption du coretimer et tout le code associé pour ceux qui voudraient un signal vidéo parfais. L'élimination de ce code signifie qu'il n'y a plus de compteur de millisecondes sys_tick dans le système. Ce compteur est utile pour calculer des délais et des intervalles de temps. Lorsqu'il est présent la routine delay_ms() utilise sys_tick sinon elle utilise la routine delay_us().

Avec tout ça mon code pour le clavier PS/2 n'est pas complété, il me reste encore quelques détails... Ouais! je croise les doigts!

Mise à jour sur https://github.com/Picatout/VPC-32.